一、嵌入式系统与IP—CORE、M-CORE设计技术（论文文献综述）
刘培东[1]（2021）在《面向嵌入式系统的实时信号通道技术研究》文中提出日益增长的高速实时流数据传输需求对系统带宽、时延以及稳定性都带来了很大的挑战,与此同时通用处理器也逐渐成为高性能数据传输领域的瓶颈。针对此现象,本文对高性能实时信号通道技术展开研究,提出并设计了一种面向嵌入式系统的高性能实时数据传输分发系统架构。该系统融合了基于Aurora的模块间串行数据传输和基于万兆以太网TCP/IP卸载引擎技术的处理模块与服务器互联,在高性能实时流数据传输领域具有较好的应用价值。本文从课题关键技术出发,对现场可编程门阵列FPGA、Aurora总线协议,TCP/IP协议栈等技术进行研究,然后结合应用需求分析论证系统总体架构和方案,并依托FPGA平台分别对基于Aurora的高性能串行数据传输和基于TCP/IP卸载引擎的高性能实时数据网络分发两个子系统进行硬件逻辑设计,详细论述了关键模块的设计思路和实现过程。最后验证了系统的功能正确性并对其进行了性能测试。验证和测试结果表明:系统能够保证高性能实时流数据传输的正确性和稳定性,支持4路万兆以太网通道的多并发传输,单路万兆以太网最高实际传输速率可达9.7Gbps,且处理模块CPU占用率低于3%。
邓紫珊[2]（2020）在《基于RISC-V的SoC设计及其RTOS移植》文中进行了进一步梳理由高级语言编写的程序,通过相应的某种编译器,根据相应的指令集架构,可以被翻译成能被相应的处理器实现（Implementation）所识别的指令。如今我们所能见到的处理器基本上都采用了x86与ARM这两种指令集架构,漫长的发展过程使这两种架构足够成熟,也使得它们难以避免地出现许多问题。不少设计者对x86与ARM架构那过于复杂的指令集、昂贵的商业授权和难以获取的源码颇有微词,在这样的情况下,全新的指令集架构RISC-V逐渐吸引了设计者们的注意。RISC-V提供了免费开源、开发周期较短的处理器实现方案。面对国外芯片的生态和专利壁垒,RISC-V有望成为我国自主研制处理器芯片的一个极好的选择。本次设计主要通过对RISC-V官方提供的参考处理器实现项目Rocket Chip的研究,构建了基于RISC-V的SoC,首先对基于Rocket Chip的SoC的前端设计进行了研究,基于0.13μm工艺,通过逻辑综合和后端物理设计完成了SoC的物理实现,然后由Rocket Chip生成的软件模拟器初步对SoC的功能进行仿真,基于Xilinx ARTY A7开发板,将构建得到的SoC用FPGA实现,并对其进行原型验证,最后在基于FPGA的RISC-V平台上运行了FreeRTOS,实现了RISC-V SoC的操作系统移植。本次设计主要完成了以下工作:1)对Rocket Chip进行了研究。分析研究了Rocket Chip项目的架构,搭建了RISC-V交叉编译工具链,借由Rocket Chip项目生成基于RISC-V的SoC,利用软件模拟器和一个简单的测试程序对其进行软件模拟,初步验证了其功能。2)对构建得到的SoC的后端物理设计进行了研究。利用Design Compiler进行逻辑综合,将设计从RTL代码转换为门级网表,并通过了时序检查和形式验证,然后利用IC Compiler工具完成设计的后端物理设计,并通过了时序检查、物理验证和形式验证,得到最终的设计版图。3)对构建得到的SoC的FPGA实现进行了研究。利用Vivado工具建立工程并对其进行综合,利用Xilinx ARTY A7开发板将其用FPGA实现,并进行原型验证。4)考虑到嵌入式开发常需要实时操作系统来提高开发效率,对RISC-V平台上的操作系统移植进行了研究。基于FreeRTOS项目的源码,编写了一个实例,利用Xilinx ARTY A7开发板实现了基于FPGA的RISC-V平台上的FreeRTOS移植。
周志远[3]（2020）在《基于RISC-V和NVDLA的人工智能芯片开发平台研究》文中指出随着摩尔定律逐渐接近尾声,一味地通过提升工艺来比拼硬件性能将变得越来越艰难。在现有工艺下,如何改进硬件架构来适应不断变化的人工智能算法变得愈发的重要。为了针对具体应用,研究从底层硬件到上层软件接口的设计,保证芯片底层和上层软件接口设计符合具体应用的需求,本论文搭建了一个基于开源硬件框架的人工智能芯片研究平台。本文首先对目前的人工智能计算平台做了简单的分类,介绍了RISC-V指令集和基于RISC-V指令集的三款开源处理器核,深入分析了硬件加速框架NVDLA,并对其系统搭建和内部模块功能做了简单的使用说明。在此基础上,介绍了主要设计工作:（1）根据RISC-V指令集可扩展指令的方法,利用预留指令编码空间设计了一条SIGMOD激活函数指令。然后定义运算模块六种状态,设计系统整体和内部五个模块的对外接口,设计最后仿真了具体运算电路。（2）根据NVDLA CNN加速框架,从算力和带宽两方面入手设计硬件加速器。卷积神经网络主要用到两种运算:卷积和池化。分别对这两种运算通路进行硬件设计,然后仿真电路功能,封装各自的驱动函数,并对函数配置参数作出说明。为了减少带宽对硬件加速器的限制,设计了访存模块进行数据传输加速,提高总线访问效率。（3）使用ZYNQ的FPGA原型板和配套PYNQ软件搭建了软硬件验证平台,验证了RISC-V自定义激活函数指令的功能和硬件加速驱动函数的功能。搭建一个基于mnist数据集的小型卷积神经网络,在pynq-z2硬件平台上实现整个网络的配置和推理,正确识别出手写数字。
李壮壮[4]（2019）在《光纤Mach-Zehnder干涉仪的传感特性及无线传输系统研究》文中进行了进一步梳理光纤传感器具有抗干扰能力强,灵敏度高,灵活小巧等诸多优异的性质,近年来被广泛研究。而有线传感器由于受排线限制,在复杂环境下的应用受到限制,将光纤传感器的数据通过无线的方式进行传输,可以拓展光纤传感器的应用。本文制作了一种可以进行多参量测量的光纤Mach-Zehnder干涉仪传感结构,并制作了一套用于将数据无线传输的系统,研究内容主要如下:首先介绍了关于光纤Mach-Zehnder干涉仪近些年的研究现状和研究进展,从理论上论述了光纤Mach-Zehnder干涉仪的传感原理并详细说明该干涉仪的温度传感与折射率传感的基本原理。然后对带涂覆层的弯曲型光纤Mach-Zehnder干涉仪的温度传感特性、折射率传感特性和位移传感特性进行了研究,实验结果表明结构温度灵敏度最高可达4.224nm/°C、对折射率不敏感、对位移有响应;对无涂覆层的弯曲型光纤Mach-Zehnder干涉仪的温度传感特性和折射率传感特性进行了研究,实验结果表明结构温度灵敏度可达0.046nm/°C,折射率灵敏度可达201.48nm/RIU。通过对比有无涂覆层的光纤干涉仪的传感特性实验研究结果认为涂覆层对温度的测量和折射率的测量有影响。最后利用STM32F407、ESP8266和机智云开发平台制作了一套用于数据无线传输和显示的系统,可以将数据通过STM32F407和ESP8266上传至云服务器,利用智能手机APP对数据进行显示。测试表明该系统可以实现数据的双向传输,为光纤干涉仪的无线数据传输提供可能性。
杨蕾[5]（2019）在《基于片上网络的众核系统的设计与优化》文中研究指明随着纳米工艺的发展,以及集成电路的设计方法、生产技术、芯片封装和测试技术的进步,晶体管的尺寸越来越小,单个芯片上集成的晶体管的数量成倍增长。大规模集成电路,以及超大规模集成电路（Very Large Scale Integration）已经成为嵌入式系统和多处理器系统发展的主要方向。片上多处理器系统（Many-core Systems）的设计框架成为现代嵌入式系统的发展趋势,也是应用最广泛的超大规模集成电路设计。作为最有潜力的下一代片上多处理器系统架构,基于片上网络的众核系统（Network-on-Chip,简称NoC）互联结构能够提供超强大的并行处理能力、高带宽的片上数据传输能力、高效的计算和通信资源利用率以及系统良好的可扩展性,已经被广泛应用于高性能嵌入式系统。处理器单元个数不断上升以满足任务运行的性能需求。然而,芯片上密集的处理器运行时所产生的功耗密度急剧上升,将会导致处理器的温度升高,进而影响芯片的热可靠性,进而严重威胁芯片的寿命。因此,芯片上集成的处理单元无法在同一时间全部开启或者运行在高效率的状态下,其中一部分不得不被关闭以保证温度可靠性,这就是所谓的暗硅现象。针对暗硅片上网络众核系统的出现对系统性能提升、能耗降低和温度可靠性保证等带来的挑战,现有的方法没有充分利用片上网络众核系统的互联结构与系统级任务管理策略相结合的方式来平衡和解决多目标优化的难题。例如,单方面地分散开启芯片上的处理器,虽然能够保证芯片的安全性,但是会使得处理器之间数据传输的距离增大、片上通信的延迟增加,从而导致系统的性能降低并增加能耗开销。为此,本文基于对片上网络的众核系统架构的设计,采用系统级的任务映射和调度策略,对任务的计算性能、片上的数据通信效率、系统的能耗开销以及芯片的温度可靠性等进行研究并实现协同优化。相对于已有的工作,本文通过深入分析系统架构的特性对研究目标的影响,采用软硬件协同设计的方式,结合新型异构多处理器系统的设计方式以及多处理器系统中任务的管理方式,充分利用片上网络众核系统的互联结构和处理单元的异构性,实现片上网络的众核系统的计算能力、通信效率、系统能耗和芯片温度的多目标优化。主要研究内容如下:（1）分析了片上网络众核系统的通信架构,分析和构建片上网络系统中多处理单元之间的数据传输在空间和时间上的冲突模型,采用整数线性规划方法（Integer Linear Programming,简称ILP）求得高质量解,以减少数据传输冲突从而提高通信效率。细粒度地分析了片上网络系统中多处理单元之间的数据传输在空间和时间上的冲突情况,利用整数线性规划的方法求得片上通信的最优解,以减少数据传输冲突,从而提高通信效率。（2）研究了暗硅片上众核系统性能、能耗和温度可靠性等协同优化技术。根据任务的通信需求,采用软硬件协同设计的技术,设计了静态的片上网络众核系统结构和可重构的片上网络通信架构,并提出了相应的系统级任务分配和调度策略。硬件方面,分别提出三种不同的片上网络互联结构设计方案,包括基于折环式的片上网络结构FoToNoC、基于四核集群的片上网络结构QcNoC和动态可重构的SMART NoC。软件方面,相应地设计了匹配的任务映射和调度的优化模型以及启发式算法。结合集群式的众核系统管理机制,发挥了硬件结构的优势,解决了芯片的热可靠性和片上通信性能优化之间的矛盾,有效提升了片上网络的通信效率,进而提高应用的执行性能和降低系统的能耗。进一步利用SMART NoC的单周期多跳数据传输的技术,根据任务映射和数据交换的需求动态重构片上通信拓扑结构,实现少冲突、低延迟和低能耗的片上通信。（3）针对通信和计算密集型任务,基于非易失性存储技术的新型片上网络众核系统,利用存内计算（Processing-In-Memory,简称PIM）的技术,研究了任务的计算和数据传输性能的优化问题。分析计算和通信密集型应用的任务模型,设计了处理单元和路由器存储单元同时做计算的任务调度方案,减少网络中的数据传输量,从而提高系统效能。利用非易失性存储器可做存内计算（PIM）的属性,在数据传输s中,将处理器上的部分计算在集成STT-RAM的路由器中完成。不仅将原本发生冲突的数据以计算取而代之,还能有效减少网路中数据传输量。提出了任务分配、计算和数据通信管理策略,在任务分配和调度过程中最大化数据相遇。网络冲突不再是性能提升的瓶颈,而被用作提供更多存内计算的机会,最终提高系统通信和计算效率。本文对所提出的片上网络众核系统架构、多处理器的拓扑结构和对应的系统级任务映射和调度策略进行了验证。其中,针对所设计的静态片上网络结构FoToNoC和QcNoC,以及动态可重构的SMART NoC,从处理单元物理结构和逻辑互联不同方面进行管理和优化,在保证芯片温度可靠性的前提下,大大减少片上通信延迟、有效提高系统性能并降低系统能耗。通过GEM 5,McPAT,HotSpot和MatEx等模拟器验证,实验结果表明,上述所提出的结构设计和优化方案能够有效地管理基于片上网络的众核系统的计算和通信,较现有的方法和技术而言,在系统能效和温度可靠性方面均得到了显着的提升。
林协群[6]（2019）在《基于物理模型的实时视频去雾算法优化及FPGA实现》文中进行了进一步梳理目前,去雾领域的研究重点大部分集中在提高算法的去雾效果上,而算法的运行时间和去雾效果二者很难兼得。随着FPGA芯片的性能不断增强及其功耗水平不断降低,FPGA越来越受到延迟和功耗敏感型嵌入式系统的追捧。本文的主要工作是优化基于物理模型的去雾算法,以及设计与实现视频去雾原型系统。（1）、本文基于物理模型的去雾算法在运行时间和算法去雾效果之间做出取舍,保证算法的精度损失在可接受范围之内的前提下,优化去雾算法的时间复杂度,使其满足嵌入式视频去雾系统的实时性要求。根据环境光的变化趋势与景物深度变化趋势一致的性质,以及透射率与景物深度成负相关的特点,通过对暗通道图做均值滤波操作粗略地估计出全局大气光和环境光,以及采用降采样的方法降低估算全局大气光值的计算量。实验结果表明,本文算法与暗通道算法和导向滤波算法相比,SSIM评价指标分别降低了5%和2%,PSNR评价指标分别降低了9%和4%,算法运行速度分别提高了1000倍和83倍。虽然本文的改进工作对算法的精度有所损失,但是优化后的算法更适合应用于延迟敏感的嵌入式实时系统。（2）、本文基于优化后的物理模型去雾算法,设计与实现视频实时去雾原型系统。针对FPGA的异构并行特性,分析算法中各步骤之间的关联性和并行性,将算法中的浮点运算转换为定点运算,以及设计各个功能模块的算法电路,包括亮暗通道模块、平均值模块、均值滤波模块、全局大气光模块、环境光模块和图像恢复模块。其中亮暗通道算法电路能够在一个时钟周期内计算出每个像素点中RGB分量的最大值和最小值。根据均值滤波器卷积核为1的特点,对均值滤波模块进行优化,使其D触发器阵列的数量由×减少为2×,加法树数量由+1棵减少为2棵。将平均值模块中的除法电路转换为移位电路和加法电路,精度误差范围在±1之间。这样既节省了大量FPGA资源,又不影响整体算法电路的流水线结构,还提高了算法电路的运算速度。设计乒乓操作电路,提高了视频去雾系统的数据带宽。实验结果表明,本文视频去雾原型系统基于FPGA定点运算的处理结果与CPU浮点运算的结果相比,虽然客观评价指标PSNR和SSIM分别降低了9%和8%,但是FPGA的处理速度是CPU的6倍。本文FPGA去雾方案处理一幅大小为1024×768的彩色图像所需的时间为33.15728毫秒,处理分辨率为640×480的视频,帧率大于40fps,系统功耗约2.015W（瓦）。单位时间单位功耗的像素点处理量是CPU去雾方案的94.8倍,是GPU去雾方案的4.6倍。
杜明轩[7]（2019）在《车联网中商用车车辆信息采集系统的设计与研究》文中认为汽车的智能化与网联化是汽车行业的发展趋势,它的发展不仅仅可以有效地解决交通拥堵问题,更能够减少交通安全事故发生的次数,为安全出行保驾护航。高效、准确地获取车辆运行参数等信息是车联网发展的基础,也是关键一环。本课题研究的商用车车辆信息采集系统,可以有效地获取商用车车辆运行参数信息,并且通过外加的GPS模块及GPRS模块,实现了定位信息的获取及数据的无线传输,通过监控后台的网页端可以实时形象地监控车内总线的报文数据。论文首先对系统中所使用的关键技术进行了详细的介绍,包括CAN总线技术、嵌入式开发技术、GPS定位信息获取技术等。根据本设计的理论基础,选取了以ARM Cortex-M3为内核的STM32F103嵌入式微处理器核心,并加载TJA1050CAN收发器、NEO-6M定位模块、M35无线传输模块的硬件结构,文中对其硬件及相应电路进行了详细的分析。本设计中的嵌入式程序软件使用Keil5集成开发环境,为了开发方便移植了STM32标准库及μC/OS-II系统。软件部分首先基于标准SAE J1939应用层协议编写了CAN总线数据接收解析程序,并且完成了GPS定位信息获取及GPRS数据发送程序,为了方便对采集的数据进行观察,选择了阿里云服务器作为数据的接收端,正确配置了服务器的同时采用动态网页编程技术编写了实时参数显示界面。最后,对本文中设计的商用车车辆信息采集系统进行了实验验证。实验验证分为实验室ECU模拟器验证与实验车验证两个方面,在模拟器实验成功的前提下,根据厂家私有协议对嵌入式程序进行更改,同样能够准确读取试验车数据,表明了此套商用车车辆信息系统读取数据的准确性,验证了嵌入式程序软件设计方案的可行性。
匡鑫[8]（2019）在《基于Zynq的卷积神经网络嵌入式加速系统设计》文中认为卷积神经网络（Convolutional Neural Networks,CNN）作为深度学习的代表算法之一,在图片分类、目标检测、语音识别等方面得到了广泛的应用。CNN需要的计算量巨大,但传统的嵌入式系统计算能力十分有限,很难满足在自动驾驶等应用场景中的实时性要求,因此迫切需要设计新的推理加速系统来提升其计算能力。Zynq作为一个CPU+FPGA的新型异构计算平台,在实现CNN加速方面具有巨大的潜力。本文基于Zynq实现了能适应多种CNN模型的嵌入式推理加速系统。首先,论文总结了神经网络理论的发展演进过程,并从3个经典的CNN模型中分离出4个基本算子;然后,提出了利用Zynq进行CNN推理的软硬件协同设计方案,并对CNN的定点数量化进行了研究;接着,研究了每个算子在FPGA上进行硬件加速的方法,针对FPGA的结构特点围绕数据复用和并行度探索问题进行深入研究,并设计出相应的IP核;然后,利用设计的IP核在Zynq平台上搭建出嵌入式CNN推理加速系统,完成了相关的驱动设计和软件开发;最后,利用该系统对CNN模型LeNet-5、AlexNet和VGG-16进行了验证和测试。结果表明,本文设计的推理加速系统能够适应卷积核大小不同的CNN模型。经ZedBoard平台测试,系统对CNN模型LeNet-5、AlexNet和VGG-16的实测性能分别为0.08GOP/s、8.4GOP/s和32.6GOP/s。针对运算量最大的VGG-16模型,该加速系统和CPU的对比测试结果表明,在保持了精度损失小于3%的条件下,本文设计的加速系统的速度是CPU的32.1倍,效能为其503倍。
金晓磊[9]（2018）在《基于计算机视觉的电梯轿厢智能监控系统的研究与设计》文中认为按照国家新型城镇化规划（2014-2020）蓝图,高层建筑的大规模普及是不可避免的大趋势。而电梯因其输送效率高、乘坐舒适、相对安全可靠等优点,逐渐成为人们日常生活中,特别是高层建筑的运输通行方式中至关重要的一部分。与此同时,注重电梯安全性能的提升成为保障人民生命安全的关键着力点。因此研究如何实现应用计算机视觉结合嵌入式系统的智能监控系统来科学管理电梯,提高电梯使用的安全稳定性和运行效率,具有重要的理论和实用价值。本文设计的系统注重对电梯轿厢门开关状态以及电梯轿厢内的乘客人数进行检测,系统结合了嵌入式和计算机视觉两大重要技术,研究如何利用嵌入式技术和计算机视觉来实现对电梯轿厢内图像信息的采集、处理和检测数据呈现,最终实现用户可以通过互联网以浏览器的方式对轿厢运行状况进行远程监视。首先,本文结合特定的应用环境和对多种视频自动识别方案的分析比较,确定了基于计算机视觉的电梯轿厢智能监控系统的设计方案及软硬件平台。同时,选择基于Cortex-A9内核的Exynos4412处理器和嵌入式Linux系统作为智能监控系统的控制中心,采用了 SQLite3作为本地数据库,并选择Boa服务器作为嵌入式Web服务器。根据系统的需求,完成了软件开发平台的构建,包括宿主机开发环境的搭建、嵌入式Linux平台的实现和OpenCV的移植。接着,通过ARM开发板驱动USB摄像头,使用基于V4L2的视频捕捉程序对电梯轿厢内的视频图像进行采集。为了降低图像的复杂度和增加图像特征的显着性,对截取的视频帧进行图像预处理,具体包括灰度化、双边滤波、边缘检测。最后,提出了基于Hough变换直线检测为核心的门开关状态检测算法和基于改进Hough变换圆检测的电梯轿厢内人数统计算法。在应用软件层通过OpenCV库函数结合相应的算法来实现对电梯轿厢内门开关状态和乘客人数的检测,将检测的结果保存在本地数据库,搭建嵌入式Web服务器,最终实现用户通过服务端管理平台进行远程监视。本文通过计算机视觉对电梯轿厢状态进行智能监控,系统包括视频图像采集、电梯轿厢门开关状态的检测、轿厢内乘客人数检测和服务端管理平台,实测得出的结果表明该系统具有稳定性好、准确率高,具有设备体积小、安装便利等特点。本系统是嵌入式技术结合计算机视觉在电梯监控应用中的初探,在智能化广泛应用的今天,具有一定的实用价值和应用场景。
崔彦林[10]（2017）在《基于S3C2410A的嵌入式以太网通讯系统》文中研究说明嵌入式系统是一种软硬件紧密结合的专用计算机系统,随着计算机技术、微电子技术、半导体技术、通信技术、图像语音传输技术等先进技术的不断进步,嵌入式系统的各项技术得到了迅猛的发展,广泛应用于各个领域,遍及人们生产和生活的每个角落。本课题以ARM9处理器S3C2410A为核心,设计了一款具有网络通信、数据处理和I/O接口数据采集功能的产品（本文中称通讯系统）,在该平台上运行Linux操作系统并且进行应用程序的设计开发。本文简要介绍了嵌入式系统的定义、组成和特点。结合通讯系统的使用需求对嵌入式处理器和嵌入式操作系统进行了选型;以嵌入式处理器S3C2410A为核心开展了系统设计,包括电源电路、时钟电路、复位电路、存储器电路、网络接口电路、串行接口电路、I/O数据采集接口和JTAG接口电路的设计等;明确了通讯系统应用软件的功能需求和运行流程,编制了软件接口协议,搭建了开发平台进行了源代码开发;设计了两种调试工装,编写了调试软件。在通讯系统的软、硬件研制完成后,搭建了调试平台,进行了实验室联调。经测试,通讯系统的功能、性能满足技术指标要求,设计合理、可行,系统运行稳定、可靠。
二、嵌入式系统与IP—CORE、M-CORE设计技术（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、嵌入式系统与IP—CORE、M-CORE设计技术（论文提纲范文）
（1）面向嵌入式系统的实时信号通道技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究的背景与意义 |
| 1.2 国内外研究现状分析 |
| 1.2.1 高速串行总线通信 |
| 1.2.2 万兆以太网 |
| 1.2.3 TCP/IP卸载引擎技术 |
| 1.3 本文要点及组织结构 |
| 2 课题相关技术概述 |
| 2.1 现场可编程门阵列 |
| 2.2 Aurora总线协议 |
| 2.3 TCP/IP协议栈 |
| 2.3.1 网际协议IP |
| 2.3.2 传输控制协议TCP |
| 2.4 AXI4 总线 |
| 2.4.1 AXI4 的类别及特点 |
| 2.4.2 AXI4 的架构和机制 |
| 2.4.3 AXI4 的结构互联 |
| 2.5 本章小结 |
| 3 系统总体方案 |
| 3.1 系统总体方案分析与论证 |
| 3.2 系统总体方案设计与架构 |
| 3.2.1 模块互联接口 |
| 3.2.2 时钟域划分 |
| 3.2.3 带宽评估 |
| 3.3 本章小结 |
| 4 基于Aurora的高性能串行数据传输系统 |
| 4.1 总体方案概述 |
| 4.2 逻辑功能模块设计 |
| 4.2.1 数据打包模块 |
| 4.2.2 数据仲裁模块 |
| 4.2.3 Aurora模块 |
| 4.2.4 数据拆包解析模块 |
| 4.2.5 DDR缓存模块 |
| 4.3 本章小结 |
| 5 基于TOE的高性能实时数据网络分发系统 |
| 5.1 总体方案概述 |
| 5.2 TCP/IP卸载引擎子系统设计 |
| 5.2.1 TCP传输层 |
| 5.2.2 IP网络层 |
| 5.2.3 万兆以太网子系统 |
| 5.3 数据流调度与分发 |
| 5.4 系统软件相关工作 |
| 5.5 本章小结 |
| 6 验证及测试 |
| 6.1 系统验证 |
| 6.1.1 基于Aurora的串行传输子系统验证 |
| 6.1.2 TCP/IP卸载引擎子系统验证 |
| 6.2 功能测试 |
| 6.2.1 ARP请求 |
| 6.2.2 TCP建立连接 |
| 6.2.3 Aurora收发端链路状况 |
| 6.2.4 数据包正常传输状况 |
| 6.2.5 差错重传恢复 |
| 6.2.6 TCP终止连接 |
| 6.2.7 数据传输全流程 |
| 6.2.8 系统传输正确性测试 |
| 6.3 性能分析 |
| 6.3.1 实际传输速率 |
| 6.3.2 多并发传输 |
| 6.3.3 CPU占用率 |
| 6.4 本章小结 |
| 7 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 作者简历 |
（2）基于RISC-V的SoC设计及其RTOS移植（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 RISC-V处理器国内外研究历史与现状 |
| 1.3 本文的主要内容与结构安排 |
| 第二章 Rocket Chip项目概述 |
| 2.1 Rocket Chip项目介绍 |
| 2.2 Rocket Chip项目的子模块 |
| 2.3 RISC-V交叉编译工具链的搭建及测试 |
| 2.4 Chisel概述 |
| 2.5 本章小结 |
| 第三章 基于RISC-V的 SoC的前后端实现 |
| 3.1 基于Rocket Chip的 SoC的前端设计研究 |
| 3.2 基于Rocket Chip的 SoC的逻辑综合 |
| 3.2.1 设计约束 |
| 3.2.2 综合结果 |
| 3.3 基于Rocket Chip的 SoC的后端物理设计 |
| 3.3.1 数据准备 |
| 3.3.2 布图规划 |
| 3.3.3 布局 |
| 3.3.4 时钟树综合 |
| 3.3.5 布线 |
| 3.3.6 签核与物理验证 |
| 3.4 本章小结 |
| 第四章 基于RISC-V的 SoC平台的验证 |
| 4.1 基于RISC-V的 SoC平台的软件模拟 |
| 4.1.1 riscv-tests测试集 |
| 4.1.2 软件模拟及测试结果 |
| 4.1.3 用GDB调试RISC-V程序 |
| 4.2 基于RISC-V的SoC平台的FPGA原型验证 |
| 4.2.1 建立项目工程 |
| 4.2.2 FPGA原型验证 |
| 4.3 本章小结 |
| 第五章 基于RISC-V的SoC平台的RTOS移植 |
| 5.1 RTOS简介 |
| 5.2 基于Spike模拟器的FreeRTOS移植 |
| 5.3 基于FPGA的RISC-V平台的FreeRTOS移植 |
| 5.4 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（3）基于RISC-V和NVDLA的人工智能芯片开发平台研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 研究背景 |
| 1.1.2 研究意义 |
| 1.2 研究现状 |
| 1.2.1 通用型 |
| 1.2.2 专用型 |
| 1.2.3 类脑型 |
| 1.2.4 开源芯片 |
| 1.3 本文主要工作及论文结构 |
| 1.3.1 主要工作 |
| 1.3.2 论文结构 |
| 2 基于开源硬件的人工智能芯片研究平台 |
| 2.1 开源硬件设计思想 |
| 2.2 RISC-V开源指令集的介绍 |
| 2.2.1 RISC-V指令集简介 |
| 2.2.2 RISC-V架构处理器 |
| 2.3 NVDLA硬件加速框架介绍 |
| 2.3.1 NVDLA系统架构 |
| 2.3.2 NVDLA内部模块 |
| 2.4 本章小结 |
| 3 基于RISC-V的自定义指令设计 |
| 3.1 RISC-V可扩展性 |
| 3.1.1 预定义的Custom指令 |
| 3.1.2 预留指令编码空间 |
| 3.2 指令设计 |
| 3.2.1 指令格式 |
| 3.2.2 实现方法 |
| 3.3 硬件实现 |
| 3.3.1 运算模块 |
| 3.3.2 接口定义 |
| 3.3.3 电路仿真 |
| 3.4 本章小结 |
| 4 基于NVDLA框架的硬件加速设计 |
| 4.1 NVDLA CNN加速框架 |
| 4.2 池化运算通路 |
| 4.2.1 池化单元存储设计 |
| 4.2.2 池化运算通路结构 |
| 4.2.3 池化运算通路仿真 |
| 4.2.4 驱动及编程接口设计 |
| 4.3 卷积运算通路 |
| 4.3.1 卷积单元存储设计 |
| 4.3.2 卷积运算通路结构 |
| 4.3.3 卷积运算通路仿真 |
| 4.3.4 驱动及编程接口设计 |
| 4.4 数据传输加速 |
| 4.4.1 AXI总线协议 |
| 4.4.2 访存模块结构设计 |
| 4.5 本章小结 |
| 5 测试和验证 |
| 5.1 设计验证平台 |
| 5.1.1 开发平台框架 |
| 5.1.2 具体板卡介绍 |
| 5.1.3 搭建硬件平台 |
| 5.2 功能测试与验证 |
| 5.2.1 添加RISC-V自定义指令 |
| 5.2.2 验证RISC-V自定义指令 |
| 5.2.3 硬件加速驱动测试 |
| 5.2.4 网络推理功能验证 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 全文总结 |
| 6.2 未来展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（4）光纤Mach-Zehnder干涉仪的传感特性及无线传输系统研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究的背景及意义 |
| 1.2 光纤传感技术概述 |
| 1.3 无线传输技术概述 |
| 1.4 国内外研究现状 |
| 1.4.1 光纤Mach-Zehnder干涉仪的研究现状 |
| 1.4.2 无线传输系统研究现状 |
| 1.5 本文的主要研究内容 |
| 第2章 光纤Mach-Zehnder干涉仪的理论研究 |
| 2.1 光导纤维的理论分析 |
| 2.1.1 光导纤维的传光特性 |
| 2.1.2 对光纤特性影响的因素 |
| 2.2 光纤相位调制 |
| 2.3 传统光纤Mach-Zehnder干涉仪基本理论 |
| 2.4 一体化光纤Mach-Zehnder干涉仪基本理论 |
| 2.4.1 温度传感原理 |
| 2.4.2 折射率传感原理 |
| 2.5 本章小结 |
| 第3章 弯曲型光纤Mach-Zehnder干涉仪的传感特性研究 |
| 3.1 弯曲型光纤Mach-Zehnder干涉仪的干涉原理及制作 |
| 3.2 干涉仪光谱特性分析 |
| 3.3 温度传感特性实验 |
| 3.4 折射率传感特性实验 |
| 3.5 位移传感特性实验 |
| 3.6 本章小结 |
| 第4章 无线传输系统搭建与演示 |
| 4.1 短距离无线通信技术 |
| 4.2 Wi-Fi技术 |
| 4.3 嵌入式系统 |
| 4.3.1 嵌入式系统的技术特点 |
| 4.3.2 嵌入式系统网络化 |
| 4.3.3 TCP/IP协议配置 |
| 4.4 系统整体结构 |
| 4.4.1 主控制器模块 |
| 4.4.2 Wi-Fi模块 |
| 4.4.3 云平台 |
| 4.5 系统搭建及测试 |
| 4.6 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
（5）基于片上网络的众核系统的设计与优化（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 1 绪论 |
| 1.1 引言 |
| 1.2 研究背景及国内外研究现状 |
| 1.2.1 研究背景 |
| 1.2.2 性能和能耗优化的研究现状分析 |
| 1.2.3 系统中暗硅现象的研究现状分析 |
| 1.2.4 异构片上网络众核系统设计的研究现状分析 |
| 1.2.5 混合型片上网络的众核系统的研究现状分析 |
| 1.3 研究目的与研究内容 |
| 1.3.1 片上网络的众核系统中通信优化 |
| 1.3.2 暗硅片上网络众核系统的设计和优化 |
| 1.3.3 基于NVM的混合型片上网络众核系统的设计与优化 |
| 1.4 论文的主要贡献 |
| 1.4.1 片上网络的众核系统中通信优化的研究 |
| 1.4.2 暗硅片上网络众核系统的设计和优化的研究 |
| 1.4.3 基于NVM的混合型片上众核系统的设计与优化的研究 |
| 1.5 论文组织结构 |
| 2 片上网络的众核系统中通信分析优化模型的研究 |
| 2.1 引言 |
| 2.2 研究动机 |
| 2.2.1 国内外发展现状 |
| 2.2.2 现有问题的分析和总结 |
| 2.3 片上网络系统的通信优化模型 |
| 2.3.1 系统和任务模型定义 |
| 2.3.2 片上网络的众核系统中数据传输的冲突模型构建 |
| 2.3.3 片上网络的众核系统中任务计算和数据交换的优化 |
| 2.4 实验及分析 |
| 2.4.1 实验方法和配置 |
| 2.4.2 实验结果和分析 |
| 2.5 小结 |
| 3 暗硅片上众核系统的设计与优化 |
| 3.1 引言 |
| 3.2 研究动机 |
| 3.2.1 国内外发展现状 |
| 3.2.2 现有问题的分析和总结 |
| 3.3 软硬件协同优化片上众核系统的性能、能耗和温度可靠性 |
| 3.3.1 芯片运行时温度预测模型设计与实现 |
| 3.3.2 基于折环式的众核系统FoToNoC的设计与实现 |
| 3.3.3 针对片上网络的暗硅众核系统的协同优化方案 |
| 3.3.4 基于四核集群的众核系统QcNoC的设计与实现 |
| 3.3.5 动态可重构的众核系统SMART NoC的设计与实现 |
| 3.3.6 两阶段的系统级任务映射和集群管理方案设计与实现 |
| 3.4 实验及分析 |
| 3.4.1 实验方法和配置 |
| 3.4.2 实验结果和分析 |
| 3.5 小结 |
| 4 基于非易失性内存的混合型片上众核系统设计与优化 |
| 4.1 引言 |
| 4.2 研究动机 |
| 4.2.1 国内外发展现状 |
| 4.2.2 现有问题的分析和总结 |
| 4.3 基于STT-RAM混合架构的片上计算和通信架构 |
| 4.3.1 基于STT-RAM的片上网络众核系统对计算和通信的优化 |
| 4.3.2 基于STT-RAM的片上网络众核系统的设计和问题的定义 |
| 4.3.3 针对应用任务计算和通信优化的方案 |
| 4.4 实验及分析 |
| 4.4.1 实验方法和配置 |
| 4.4.2 实验结果和分析 |
| 4.5 小结 |
| 5 总结与展望 |
| 5.1 工作总结 |
| 5.2 展望 |
| 5.2.1 现有工作的应用和优化 |
| 5.2.2 将继续对片上网络的存储结构的探索 |
| 参考文献 |
| 附录 |
| A 攻读博士学位期间的主要研究成果 |
| B 攻读博士学位期间申请的专利和软件着作权 |
| C 攻读博士学位期间参加的主要科研项目和得奖情况 |
| D 学位论文数据集 |
| 致谢 |
（6）基于物理模型的实时视频去雾算法优化及FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 去雾算法的研究现状 |
| 1.2.2 FPGA视频去雾方案的研究现状 |
| 1.3 本文的主要工作 |
| 1.4 组织结构 |
| 第2章 去雾相关方法及FPGA技术 |
| 2.1 引言 |
| 2.2 去雾相关方法 |
| 2.2.1 基于图像增强的去雾方法 |
| 2.2.2 基于物理模型的恢复方法 |
| 2.3 FPGA异构并行计算技术 |
| 2.3.1 ZYNQ全可编程片上系统架构 |
| 2.3.2 AXI4 高级可扩展总线 |
| 2.3.3 FPGA开发和仿真工具 |
| 2.3.3.1 Vivado开发套件 |
| 2.3.3.2 Modelsim SE硬件仿真平台 |
| 2.4 小结 |
| 第3章 基于物理模型的快速去雾算法 |
| 3.1 引言 |
| 3.2 雾天图像退化物理模型 |
| 3.3 去雾算法的优化过程 |
| 3.3.1 优化环境光的估计方法 |
| 3.3.2 优化全局大气光的估计方法 |
| 3.3.3 降采样方法降低算法计算量 |
| 3.4 图像质量评估方法 |
| 3.5 实验性能及分析 |
| 3.5.1 实验平台和环境 |
| 3.5.2 实验评价方案和性能分析 |
| 3.5.2.1 参数的取值分析 |
| 3.5.2.2 亮度调节因子的取值分析 |
| 3.5.2.3 降采样优化对比分析 |
| 3.5.2.4 算法去雾效果和性能分析 |
| 3.6 小结 |
| 第4章 视频去雾算法电路及原型系统设计 |
| 4.1 引言 |
| 4.2 去雾算法并行性分析 |
| 4.3 去雾算法电路设计 |
| 4.3.1 亮暗通道模块设计 |
| 4.3.2 均值滤波模块设计 |
| 4.3.3 平均值求解模块设计 |
| 4.3.4 环境光求解模块设计 |
| 4.3.5 全局大气光求解模块设计 |
| 4.3.6 图像恢复模块设计 |
| 4.4 视频去雾原型系统方案设计 |
| 4.5 原型系统硬件平台 |
| 4.6 基于FPGA的视频去雾系统设计流程 |
| 4.7 实验性能及分析 |
| 4.7.1 实验平台和环境 |
| 4.7.2 实验评价方案和性能分析 |
| 4.7.2.1 Matlab与 FPGA处理结果对比分析 |
| 4.7.2.2 去雾算法电路的性能分析 |
| 4.7.2.3 原型系统的图像去雾效果 |
| 4.7.2.4 原型系统的视频去雾效果 |
| 4.7.2.5 原型系统的功耗分析 |
| 4.8 小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 附录 A攻读硕士学位期间所发表的学术论文目录 |
| 附录 B攻读学位期间参加的科研项目 |
（7）车联网中商用车车辆信息采集系统的设计与研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 论文研究背景和研究意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.2.3 车辆信息采集系统发展趋势 |
| 1.3 论文主要研究内容 |
| 1.4 本章小结 |
| 第二章 系统关键技术介绍 |
| 2.1 CAN总线技术 |
| 2.1.1 CAN总线的基本组成 |
| 2.1.2 CAN总线的通信协议规范 |
| 2.1.3 SAE J1939 协议 |
| 2.2 嵌入式技术 |
| 2.2.1 嵌入式系统概述 |
| 2.2.2 嵌入式系统的组成 |
| 2.2.3 ARM嵌入式微处理器简介 |
| 2.2.4 嵌入式操作系统简介 |
| 2.3 GPS定位技术 |
| 2.3.1 GPS系统组成 |
| 2.3.2 GPS定位原理 |
| 2.4 本章小结 |
| 第三章 商用车车辆信息采集系统硬件搭建 |
| 3.1 车辆信息采集系统总体架构 |
| 3.2 STM32 主控芯片简介 |
| 3.3 CAN模块电路设计 |
| 3.4 GPS定位模块电路设计 |
| 3.5 GPRS模块电路设计 |
| 3.6 电源调节电路设计 |
| 3.7 本章小结 |
| 第四章 系统软件设计 |
| 4.1 系统开发环境搭建及μC/OS-Ⅱ系统移植 |
| 4.1.1 系统开发环境搭建 |
| 4.1.2 嵌入式μC/OS-Ⅱ系统移植 |
| 4.2 开发板嵌入式程序设计 |
| 4.2.1 CAN总线数据采集程序设计 |
| 4.2.2 GPS定位信息获取 |
| 4.2.3 GPRS数据传输 |
| 4.3 服务器功能配置 |
| 4.4 监控端Web网页软件设计与实现 |
| 4.4.1 用户登录 |
| 4.4.2 GPS定位信息及运行参数显示 |
| 4.5 本章小结 |
| 第五章 系统测试试验 |
| 5.1 实验准备工作 |
| 5.1.1 实验硬件条件 |
| 5.1.2 GPS模块及GPRS模块软件设置调试 |
| 5.2 实验室ECU模拟器实验 |
| 5.3 实车试验 |
| 5.4 本章小结 |
| 总结与展望 |
| 参考文献 |
| 攻读硕士期间取得的成果 |
| 致谢 |
（8）基于Zynq的卷积神经网络嵌入式加速系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 论文的主要工作和内容安排 |
| 1.3.1 论文的主要工作 |
| 1.3.2 论文的内容安排 |
| 2 卷积神经网络相关理论 |
| 2.1 神经网络概述 |
| 2.1.1 感知器 |
| 2.1.2 神经网络 |
| 2.1.3 卷积神经网络 |
| 2.2 经典的CNN模型 |
| 2.2.1 LeNet-5 |
| 2.2.2 AlexNet |
| 2.2.3 VGG-16 |
| 2.3 CNN的常用算子 |
| 2.3.1 卷积算子 |
| 2.3.2 池化算子 |
| 2.3.3 全连接算子 |
| 2.3.4 Softmax算子 |
| 2.4 本章小结 |
| 3 系统整体方案设计 |
| 3.1 基于Zynq卷积神经网络实现 |
| 3.1.1 Zynq平台介绍 |
| 3.1.2 Zynq器件选型 |
| 3.2 系统总体方案架构 |
| 3.2.1 系统总体构架 |
| 3.2.2 软硬件工作划分 |
| 3.3 定点数量化方案 |
| 3.3.1 定点数量化方式 |
| 3.3.2 参数的量化实验和位宽选择 |
| 3.3.3 特征图的量化实验和位宽选择 |
| 3.3.4 量化方式对于其它模型和数据集的适应性 |
| 3.4 本章小结 |
| 4 卷积神经网络推理加速IP核设计 |
| 4.1 CNN IP模块划分 |
| 4.2 Conv层加速模块设计 |
| 4.2.1 Conv层的数据复用 |
| 4.2.2 Conv层计算并行度 |
| 4.2.3 Winograd算法介绍 |
| 4.2.4 Conv kernel方案选择 |
| 4.2.5 Conv层模块设计 |
| 4.2.6 Conv层模块仿真验证 |
| 4.3 Pooling层加速模块设计 |
| 4.3.1 Pooling kernel方案选择 |
| 4.3.2 Pooling层模块设计 |
| 4.3.3 Pooling层模块的仿真验证 |
| 4.4 FC层加速模块设计 |
| 4.4.1 FC数据复用和并行度 |
| 4.4.2 FC层模块设计 |
| 4.4.3 FC层模块的仿真验证 |
| 4.5 Softmax层加速模块设计 |
| 4.5.1 Softmax层模块设计 |
| 4.5.2 Softmax层模块的仿真验证 |
| 4.6 本章小结 |
| 5 卷积神经网络的嵌入式系统开发 |
| 5.1 ZedBoard平台介绍 |
| 5.2 利用CNN IP搭建Vivado工程 |
| 5.3 移植Linux到 Zynq |
| 5.3.1 安装交叉编译工具链 |
| 5.3.2 编译u-boot |
| 5.3.3 生成BOOT镜像 |
| 5.3.4 生成uImage |
| 5.3.5 生成设备树 |
| 5.3.6 启动移植的Linux |
| 5.4 编写IP驱动和SDK |
| 5.4.1 编写CNN IP驱动 |
| 5.4.2 编写CNN IP SDK |
| 5.5 本章小结 |
| 6 卷积神经网络嵌入式系统验证和测试 |
| 6.1 验证环境介绍 |
| 6.2 验证数据集准备 |
| 6.3 CNN模型验证 |
| 6.3.1 LeNet-5 |
| 6.3.2 AlexNet |
| 6.3.3 VGG-16 |
| 6.4 精度测试 |
| 6.5 性能测试 |
| 6.6 功耗测试 |
| 6.7 本章小结 |
| 7 总结和展望 |
| 7.1 工作总结 |
| 7.2 工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（9）基于计算机视觉的电梯轿厢智能监控系统的研究与设计（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第一章 引言 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.2.3 发展趋势 |
| 1.3 论文的主要研究内容和章节安排 |
| 第二章 相关技术与系统总体方案概述 |
| 2.1 计算机视觉 |
| 2.1.1 计算机视觉分析 |
| 2.1.2 OpenCV |
| 2.2 嵌入式系统 |
| 2.2.1 嵌入式体系结构 |
| 2.2.2 嵌入式处理器 |
| 2.2.3 嵌入式操作系统 |
| 2.3 系统方案设计 |
| 2.3.1 系统需求分析 |
| 2.3.2 系统设计原则 |
| 2.3.3 系统整体架构设计 |
| 2.3.4 系统总体程序流程设计 |
| 2.4 本章小结 |
| 第三章 系统硬件平台设计 |
| 3.1 系统硬件总体架构 |
| 3.2 开发板硬件平台介绍 |
| 3.2.1 核心板介绍 |
| 3.2.2 底层板资源 |
| 3.3 USB摄像头 |
| 3.4 USB接口电路 |
| 3.5 串口电路 |
| 3.6 本章小结 |
| 第四章 系统软件开发平台的构建 |
| 4.1 嵌入式操作系统的选择 |
| 4.2 宿主机开发环境的搭建 |
| 4.2.1 安装交叉编译工具链 |
| 4.2.2 NFS服务器的搭建 |
| 4.3 嵌入式Linux操作系统的移植 |
| 4.3.1 BootLoader |
| 4.3.2 Linux内核 |
| 4.3.3 根文件系统 |
| 4.4 OpenCV的移植 |
| 4.5 嵌入式Web服务器的设计与实现 |
| 4.5.1 整体流程 |
| 4.5.2 嵌入式Boa服务器移植 |
| 4.5.3 嵌入式SQLite数据库移植 |
| 4.5.4 CGI应用程序设计 |
| 4.5.5 界面软件设计 |
| 4.6 本章小结 |
| 第五章 电梯轿厢图像采集以及图像预处理 |
| 5.1 电梯轿厢内图像采集 |
| 5.1.1 V4L2简介 |
| 5.1.2 V4L2图像采集过程 |
| 5.1.3 图像采集程序设计 |
| 5.2 图像预处理算法设计与实现 |
| 5.2.1 图像灰度化 |
| 5.2.2 图像去噪 |
| 5.2.3 图像边缘检测 |
| 5.3 本章小结 |
| 第六章 电梯轿厢智能监控系统的检测算法设计与实现 |
| 6.1 轿厢门状态识别算法的设计与实现 |
| 6.1.1 门状态识别核心算法原理分析 |
| 6.1.2 基于Hough变换直线检测的门状态识别算法的实现 |
| 6.2 轿厢内人数统计算法的设计与实现 |
| 6.2.1 随机Hough变换圆检测算法 |
| 6.2.2 基于改进Hough变换圆检测的轿厢内人数统计算法 |
| 6.3 本章小结 |
| 第七章 系统测试和结果分析 |
| 7.1 图像预处理测试与分析 |
| 7.1.1 图像灰度化 |
| 7.1.2 图像去噪 |
| 7.1.3 图像边缘检测 |
| 7.2 监控系统的门状态检测与分析 |
| 7.3 监控系统的乘客人数统计测试与分析 |
| 7.4 服务端管理平台测试 |
| 7.4.1 登录界面 |
| 7.4.2 注册界面 |
| 7.4.3 系统界面 |
| 7.5 本章总结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 个人简历、在学期间的研究成果及发表的学术论文 |
（10）基于S3C2410A的嵌入式以太网通讯系统（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 论文研究的背景和意义 |
| 1.2 嵌入式系统综述 |
| 1.2.1 嵌入式系统定义 |
| 1.2.2 嵌入式系统的特点 |
| 1.2.3 嵌入式系统的组成 |
| 1.2.4 嵌入式系统开发流程 |
| 1.3 论文研究的主要内容 |
| 第2章 通讯系统方案设计 |
| 2.1 通讯系统的组成 |
| 2.1.1 嵌入式处理器的选型 |
| 2.1.2 嵌入式操作系统的选型 |
| 2.2 主要功能 |
| 2.3 主要技术要求 |
| 2.4 外部接口要求 |
| 2.4.1 电源接口 |
| 2.4.2 复位信号接口 |
| 2.4.3 网络接口 |
| 2.4.4 I/O总线接口 |
| 2.4.5 JTAG接口 |
| 2.4.6 UART接口 |
| 2.5 本章小结 |
| 第3章 通讯系统硬件平台设计 |
| 3.1 处理器 |
| 3.2 电源电路设计 |
| 3.3 时钟电路设计 |
| 3.4 复位电路设计 |
| 3.5 存储器电路设计 |
| 3.5.1 NorFlash电路 |
| 3.5.2 NandFlash电路 |
| 3.5.3 SDRAM电路 |
| 3.6 Buffer电路设计 |
| 3.6.1 74 LVCH162245电路 |
| 3.6.2 74 LVXC3245电路 |
| 3.7 网络接口电路设计 |
| 3.7.1 DM9000电路 |
| 3.7.2 HR601680电路 |
| 3.8 调试接口电路设计 |
| 3.8.1 UART异步串行接口 |
| 3.8.2 JTAG接口 |
| 3.9 I/O总线接口电路设计 |
| 3.10 PCB设计及制板 |
| 3.11 本章小结 |
| 第4章 通讯系统软件设计 |
| 4.1 应用软件功能 |
| 4.2 应用软件通信接口协议 |
| 4.2.1 网络接口协议 |
| 4.2.2 I/O接口协议 |
| 4.3 应用软件结构及具体实现 |
| 4.3.1 初始化程序 |
| 4.3.2 接收及预处理网络数据程序 |
| 4.3.3 网络数据判断处理程序 |
| 4.3.4 向发控仪发送信息程序 |
| 4.3.5 I/O与电源分机通信程序 |
| 4.4 本章小结 |
| 第5章 集成调试实验 |
| 5.1 调试实验工作环境 |
| 5.2 调试所需软硬件资源 |
| 5.3 调试软件安装 |
| 5.4 搭建调试系统 |
| 5.5 启动代码安装 |
| 5.5.1 擦除flash芯片 |
| 5.5.2 建立AXD连接 |
| 5.5.3 添加u-boot文件 |
| 5.5.4 下载u-boot文件 |
| 5.5.5 烧写u-boot.bin |
| 5.6 内核及文件系统安装 |
| 5.6.1 设置minicom终端 |
| 5.6.2 设置bootloader环境变量 |
| 5.6.3 内核文件烧写 |
| 5.6.4 文件系统烧写 |
| 5.7 系统调试 |
| 5.8 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
| 个人简历 |
四、嵌入式系统与IP—CORE、M-CORE设计技术（论文参考文献）
- [1]面向嵌入式系统的实时信号通道技术研究[D]. 刘培东. 浙江大学, 2021(01)
- [2]基于RISC-V的SoC设计及其RTOS移植[D]. 邓紫珊. 电子科技大学, 2020(07)
- [3]基于RISC-V和NVDLA的人工智能芯片开发平台研究[D]. 周志远. 杭州电子科技大学, 2020(01)
- [4]光纤Mach-Zehnder干涉仪的传感特性及无线传输系统研究[D]. 李壮壮. 哈尔滨工业大学, 2019(02)
- [5]基于片上网络的众核系统的设计与优化[D]. 杨蕾. 重庆大学, 2019(01)
- [6]基于物理模型的实时视频去雾算法优化及FPGA实现[D]. 林协群. 湖南大学, 2019(07)
- [7]车联网中商用车车辆信息采集系统的设计与研究[D]. 杜明轩. 长安大学, 2019(01)
- [8]基于Zynq的卷积神经网络嵌入式加速系统设计[D]. 匡鑫. 南京理工大学, 2019(06)
- [9]基于计算机视觉的电梯轿厢智能监控系统的研究与设计[D]. 金晓磊. 福州大学, 2018(03)
- [10]基于S3C2410A的嵌入式以太网通讯系统[D]. 崔彦林. 哈尔滨工程大学, 2017(06)